技术介绍：
1. 项目概况（研究背景+项目概述）
内存安全是智能设备和移动终端领域的重要课题。为了保护内存中密钥和隐私数据等敏感信息，以数据加密算法为核心的加密框架被广泛应用。然而，数据加密算法存在硬件实现复杂，存储需求大，加密周期长和功耗高等局限性。硬件地址加密技术以加密内存的地址端口为出发点，实现明文地址集合和密文地址集合间的双射关系。硬件地址加密结构拥有低加密周期、低面积、低功耗和高效率的特征，具有很强的灵活性，同时能有效增强纯数据加密结构的安全性。可以被广泛应用在IoT设备、移动嵌入式设备等小型设备。相关技术获得CCF-蚂蚁基金支持。
2. 关键技术（技术优势和特点）
l 适用于与数据加密相结合的场景，为存储器当中的数据同时提供内容和位置两个维度的安全性。
l 即插即用的地址加密模块，SoC平台当中PAE模块的集成几乎无需修改SoC的其它模块的源码，减小工程开发难度。
l TSMC 40nm工艺综合的PAE用0.826千等效门数（Gate Equivalents，即GE）实现了193比特密钥长度。
3. 合作模式：技术转让，授权，许可
4. 联系我们：hejing@nju.edu.cn
图.1 在SoC环境中的PAE地址加密模块
![文本框:TABLE IV
Security Parameters of Different Encryption Implementations
Encryption Effective Key Length (bit) Brute Force Attack Time
(cycles)
32-bit PAE 193 6.277×1057
32-bit GF-Enc 64 9.223×1018
3DES 192 1.569×1059
AES-128 128 3.403×1039
PRINCE [32] 128 1.701×1038
QARMA-128 [36] 128 1.701×1038
32-bit PAE+AES-128 321 4.486×1097](/_upload/article/images/14/a0/630dd17441bdb4fca042b76c90f1/d2298157-fc8d-40d1-91ee-046bdca548f6.gif)
图.2 PAE地址加密主要技术指标